Technologische Neuigkeiten, Bewertungen und Tipps!

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT)

16:41 Uhr EDT – Die Keynote für den zweiten Tag stammt von TSMC. Dr. Phillip Wong tritt auf die Bühne, um über die neuesten Entwicklungen in der Forschung und im Portfolio von TSMC zu sprechen. Der Vortrag beginnt um 13:45 Uhr PT / 16:45 Uhr ET.

16:42 Uhr EDT – Alle kommen vom Mittagessen zurück und wir fangen in ein paar Minuten an

16:43 Uhr EDT – Diese letzte Sitzung wird Gespräche über TSMC, Gen-Z, TeraPHY, eine Pause, dann Intel Lakefield, Xeon Jintide und Hololens 2.0 Silicon haben

16:47 Uhr EDT – Dr. Philip Wong, Vice President of Corporate Research, zuständig für neue Prozesstechnologien

16:48 Uhr EDT – 16 Jahre bei IBM, über 600 Artikel

16:48 Uhr EDT – Ein Gespräch über die Technologie, nicht über die Produkte

16:49 Uhr EDT – Moores Gesetz von 1971 bis 2017

16:49 Uhr EDT – Moores Gesetz handelt von der Dichte

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 1

16:49 Uhr EDT – Moores Originalpapier

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 2

16:50 Uhr EDT – Dichte ist wichtig, da sie die Hauptantriebskraft für Hochleistungslogik ist

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 3

16:50 Uhr EDT – Die Dichte befindet sich immer noch auf derselben logarithmischen Flugbahn in einem logarithmischen linearen Diagramm

16:50 Uhr EDT – Auch bis 2020

16:51 Uhr EDT – Moores Gesetz ist ein Leben und gut. Wer hat gesagt, dass es tot ist? Die Dichte nimmt zu und wird zunehmen

16:51 Uhr EDT – Es werden neue Attribute angefordert, wie Taktrate oder Effizienz, die Moores Gesetz nicht berücksichtigt

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 4

16:52 Uhr EDT – Die Dichte ist immer noch König – Gedächtnis, Kerne, Beschleuniger

16:52 Uhr EDT – Drahtverzögerung mit den besten Transistoren bedeutet nichts ohne Dichte

16:52 Uhr EDT – N7

16:53 Uhr EDT – Welterste 7nm

16:53 Uhr EDT – N5 (P) setzt EUV als Nächstes in großem Umfang bereits in der Risikoproduktion ein

16:53 Uhr EDT – Dann N3

16:54 Uhr EDT – Die Nummer, die verwendet wurde, um etwas über die Funktionen zu bedeuten. Jetzt sind sie nur noch Zahlen, wie die Modellnummern von Autos

16:54 Uhr EDT – Verwechseln Sie den Namen des Knotens nicht mit der tatsächlich angebotenen Technologie

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 5

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 6

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 7

16:55 Uhr EDT – FinFET-Flossen, Atome sind jetzt leicht abzählbar

16:55 Uhr EDT – Die zweidimensionale Skalierung wird aufgrund der Atomzahl langsam eingeschränkt

16:56 Uhr EDT – Die Finfet-Größe ist jedoch nicht der einzige Regler, mit dem das Mooresche Gesetz bestätigt werden kann

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 8

16:56 Uhr EDT – Verspannter Si -, High – K -, 2D – bis 3D – FinFET usw

16:56 Uhr EDT – Design-Co-Optimierung

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 9

16:57 Uhr EDT – Kontinuierliche Vorteile Knoten für Knoten

16:57 Uhr EDT – 'Alle Straßen führen nach Rom'

16:57 Uhr EDT – Ist das eine AMD-Referenz?

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 10

16:57 Uhr EDT – In Moores Aufsatz prognostizierten sie Chiplets

16:58 Uhr EDT – Bei TSMC, CoWoS

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 11

16:58 Uhr EDT – Chip auf Wafer des Substrats

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 12

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 13

16:59 Uhr EDT – Ein Großteil der Technologie wird von meinen Top-Down-Systeminnovationen angetrieben, nicht von Bottom-Up

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 14

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 15

17:00 Uhr EDT – Umzug in eine AI / 5G-Ära

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 16

17:01 Uhr EDT – Datenbewegung bedeutet, dass wir eine Speicherwand getroffen haben

17:01 Uhr EDT – Heute regelt der Speicherzugriff die Energieeffizienz

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 17

17:02 Uhr EDT – Tiefe neuronale Netze erfordern eine große Speicherkapazität

17:02 Uhr EDT – Das ist das heutige Problem. Das Problem von morgen stellt höhere Anforderungen an den Speicher

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 18

17:03 Uhr EDT – Benötigen Sie mehr SRAM auf dem Chip

17:03 Uhr EDT – Es wird nie genug SRAM auf dem Chip geben, das ist klar

17:03 Uhr EDT – Wie können wir viel Speicher auf den Chip setzen

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 19

17:04 Uhr EDT – Welche Art von Speicher ist wichtig

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 20

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 21

17:04 Uhr EDT – Eine Vielzahl von Systemen heute – 2D und 2.5D

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 22

17:05 Uhr EDT – 2.5D verwendet TSVs

17:05 Uhr EDT – Ein Schritt weiter ist 3D

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 23

17:06 Uhr EDT – Die Konnektivität wurde gegenüber 2.5D und 2D verbessert

17:06 Uhr EDT – Konnektivität in der Größenordnung von Mikrometern reicht nicht einmal aus

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 24

17:07 Uhr EDT – Beyond 3D kombiniert Logik und Speicher und integriert sie

17:07 Uhr EDT – Mehrere Speicher- und Logikebenen

17:07 Uhr EDT – Dichte TSVs in der Größenordnung von nm

17:07 Uhr EDT – Es ist ein N3XT-Level-System

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 25

17:08 Uhr EDT – Viele neue Erinnerungen, um dieses Problem zu lösen

17:08 Uhr EDT – STT-MRAM, PCM, RRAM, CBRAM, FERAM

17:09 Uhr EDT – Viele von ihnen sind bereits in Produkten

17:09 Uhr EDT – 22nm MRAM z

17:09 Uhr EDT – On-Chip-Integration ist wichtig

17:11 EDT – müssen bei niedriger Temperatur durchgeführt werden

17:11 EDT – Neuer Speicher muss eine hohe Bandbreite, eine hohe Kapazität und einen Chip aufweisen

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 26

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 27

17:13 EDT – Die On-Chip-Kapazität muss die Datengröße überschreiten

17:13 EDT – Diese Grafiken zeigen die möglichen Beschleunigungen

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 28

17:14 EDT – Mehr Bandbreite ist oft kritischer als Latenz

17:15 Uhr EDT – Ein neuer Speicher muss daher eine hohe Bandbreite und Kapazität für das Modelltraining haben

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 29

17:16 EDT – Kann nachforschen, um Vorteile von bis zu 2000-fachem Speicher auf dem Chip mit ausreichend Bandbreite und enger Logik-Speicher-Integration zu sehen

17:17 Uhr EDT – Viel Speicher erfordert viel Logik, die miteinander verschachtelt werden muss

17:17 Uhr EDT – Mit der heutigen Technologie nicht ganz möglich

17:17 Uhr EDT – Es ist schwierig, Hochleistungstransistoren auf oberen Schichten zu bauen, da bei der Herstellung> 1000 ° C erforderlich sind, was die Speicherschichten verschlechtert

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 30

17:18 Uhr EDT – Benötigen Sie dünne Geräteschichten und niedrige Fertigungstemperaturen, um dieses ideale System aufzubauen

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 31

17:19 EDT – Die Transistortechnologie hat in letzter Zeit viele Fortschritte gemacht

17:20 EDT – 2D geschichtete Materialien, wie 2D TMD Transition Metal Designs (MoS2, WSe2, WS2)

17:20 EDT – oder 1D-Materialien wie Carbon Nanotubes

17:20 EDT – Diese Materialien haben eine hohe Trägermobilität und sind sehr dünn

17:21 EDT – Kanalstärke verringern, aber Mobilität hoch halten

17:21 EDT – Dies ist eine wichtige Folie

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 32

17:22 EDT – Es gibt fast 2000 TMD-Optionen, um die besten auszuwählen

17:22 EDT – Muss auch eine angemessene effektive Masse haben

17:23 EDT – Jetzt 1D

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 33

17:23 EDT – CNTs sind ungefähr 20 Jahre alt

17:24 EDT – 20+

17:24 EDT – CNTs haben hervorragende Eigenschaften für Transistoren

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 34

17:24 EDT – Haben gezeigt, dass ein vollständiger Computer in CNT ohne Silizium läuft

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 35

17:25 Uhr EDT – Auch gezeigt, wie SRAM 6T aus CNTs aufgebaut ist

17:25 Uhr EDT – 6144 CNFETs

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 36

17:26 EDT – Insgesamt brauchen Sie nicht nur bessere Transistoren, sondern auch eine bessere Integration in den Speicher

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 37

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 38

17:27 EDT – Verwenden Sie eine Vielzahl von Systemintegrationstechniken. Es ist ein Kontinuum

17:28 EDT – Fortschrittliche Technologie ist ein wesentliches Unterscheidungsmerkmal

Hot Chips 31 Keynote-Tag 2: Dr. Phillip Wong, VP Research am TSMC (13:45 Uhr PT) 39

17:30 Uhr EDT – Aufruf zum Handeln: Frühzeitiges Engagement zwischen Systemingenieuren und Technologieentwicklung

17:30 Uhr EDT – Benötigen Sie ein viel engeres Zusammenspiel zwischen Gerätetechnik und Anforderungen

17:31 EDT – Die Wissenschaft muss heute enger mit der Industrieforschung zusammenarbeiten als je zuvor

17:31 EDT – Zeit für Fragen und Antworten

17:32 EDT – F: Variabilität in CNT-SRAMs? A: Ja in der Zeitung. Heute sind wir durch die Leistungsfähigkeit der Universität begrenzt. Variabilität ist auf die Unkontrollierbarkeit in Hochschulbetrieben zurückzuführen. Die Variabilität würde sich nicht wesentlich von kommerziellem Silizium unterscheiden, sondern weiter verfeinert werden

17:36 EDT – F: Analoges Memory Computing hat möglicherweise keine Zukunft? A: Ich habe keine besonderen Kenntnisse über analoges Rechnen, aber die Gerätedichte ist wichtig. Eine Möglichkeit ist die 3D-Integration von Logik und Speicher. Dichte ist das, was Moores Gesetz antreibt. Wir müssen Gerätedichte und Konnektivitätsdichte bereitstellen, und das bleibt wichtig.

17:39 EDT – F: Wie arbeiten Softwareunternehmen in Zukunft mit TSMC zusammen? A: Die Entwicklung von Logik und Memroy war in der Vergangenheit ziemlich unterschiedlich, daher müssen Speichertechnologie und Speicherfabrik neu kombiniert werden. Dies wird ein Computerproblem sein, das von der Software verwendet werden muss. Machen Sie es sich wert, wie 22nm MRAM oder 22 RRAM. Es bedarf einer frühzeitigen Auseinandersetzung zwischen Forschung mit einer Systemsicht und der Auseinandersetzung mit der technischen Seite. Gemeinsam können wir herausfinden, welcher Technologiemix der richtige ist

17:39 EDT – Das ist ein Wrap. Das nächste Gespräch ist Gen-Z

Table of Contents