Wir bei AnandTech decken den FPGA-Markt nicht oft ab, aber in den letzten Jahren hat sich das Spektrum der von FPGAs implementierten Funktionen mit einer unglaublichen Geschwindigkeit erweitert. Xilinx war mit Produkten wie Versal on 7nm und seiner Alveo-Familie an der Spitze dieser Innovationen. Ein wesentlicher Teil des Geschäfts von Xilinx ist die Emulation und Simulation, für die große FPGAs für große Designs erforderlich sind. Das Unternehmen hat kürzlich den Deckel seiner neuesten Entwicklung, der Virtex Ultrascale + VU19P, geöffnet. Dieses neue FPGA wird, wenn es um den Markt geht, den Titel des weltgrößten FPGA tragen.
Große FPGAs sind ein großes Geschäft
Ein FPGA (Field Programmable Gate Array) ist eine Hardware, mit der Schaltungsentwickler ihre Arbeit erledigen können. Ein FPGA ist so programmierbar, dass ein Benutzer eine integrierte Schaltung auf einem FPGA entwerfen kann, bevor das Design auf den Markt kommt, und der Ingenieur kann sehen, ob das Design funktioniert, und grobe Schätzungen der Leistung und Genauigkeit erhalten. Auf dem derzeit größten FPGA, dem 22-nm-basierten Virtex Ultrascale 440 von Xilinx, kann ein Ingenieur beispielsweise 10 gleichzeitige Arm Cortex A9-Kerne simulieren. Mit dem neuen UltraScale + VU19P kann derselbe Ingenieur aufgrund der 1,6-fachen Zunahme der Logikgatter 16 derselben Kerne simulieren. FPGAs dienen auch als Basis für die neuesten Designs und Technologien mit spezifischer E / A-Logik, die in aktuelle und zukünftige Kommunikationstechnologien integriert werden kann. Die Idee eines FPGA macht es konfigurierbarer als eine CPU, aber diese Konfiguration kann dann zu einer Fabrik gebracht und zu einem optimierten Chip für eine bessere Leistung und Dichte gemacht werden. Letztendlich benötigen Sie zum Entwerfen einer CPU ein FPGA.
In der Ankündigung erklärte Xilinx, dass ein beträchtlicher Teil seines Geschäfts auf diesen Simulations- und Emulationsmarkt ausgerichtet ist, der von allen Chip-Anbietern genutzt wird, und der Antrieb zu größeren Chips gab ihnen den Anstoß zur Entwicklung des VU19P. Der VU19P basiert auf dem 16FF + -Prozess von TSMC mit CoWoS-Technologie und besteht aus vier Segmenten, die dann auf einem Chip platziert werden. Der Chip fungiert jedoch als ein scheinbar großes Stück Silizium mit insgesamt 35 Milliarden Transistoren. Neben den 9-m-Logikgattern gibt es über 2000 E / A-Segmente für 4,5 Terabit Transceiver-Bandbreite (80 Lanes mit 28 G) und 1,5 Terabit DDR4-Speicherbandbreite, die den Kunden nach eigenen Angaben dabei helfen werden, Designs mit mehreren VU19P-Chips in einem zu erstellen System mit All-to-All-Verbindungstopologie.
In Form einer PCIe-Karte kann der VU19P entweder als PCIe 3.0 x16- oder PCIe 4.0 x8-Gerät oder als separater Chip in einem 65×65-Paket mit einer BGA3825-Verbindung mit dem Potenzial für CCIX-Konnektivität gebaut werden. Weitere Hardwarefunktionen umfassen 8,2 m CLB-Flip-Flops, 4,1 m CLB-LUTs, 90 MB UltraRAM, 40 Clock Management Tiles (CMTs) und 3840 DSP-Slices. Einige dieser Zahlen sind etwas kleiner als die des UltraScale + VU13P mit nur 4 m Logikgattern. Dies liegt jedoch an der Ressourcenverteilung, die Xilinx zufolge für den Simulations- und Emulationsmarkt bevorzugt.
Zusammen mit dem VU19P wird das Unternehmen auch die Vivado Design Suite-Software verbessern, um die Co-Optimierung des neuen Chips zu unterstützen. Xilinx wird den VU19P voraussichtlich im Herbst 2020 auf den Markt bringen (~ Q3) und wird im ersten Halbjahr 2020 mit der Auswahl der wichtigsten Partner beginnen.
Ich habe einen Chip gefunden. Es ist @XilinxIncVirtex Ultrascale + VU19P, das neue größte FPGA aller Zeiten, mit über 9 Millionen Logikzellen, 35 Milliarden Transistoren und 80 x 28 G IO. Errichtet auf TSMC 16FF +, kommend in Q3 2020. pic.twitter.com/mn30mtenMY
– Dr. Ian Cutress (@IanCutress) 21. August 2019
Verwandte Lesung:
